什么是SI、PI、EMC分析?

2016-11-04 by:CAE仿真在線來源:互聯(lián)網(wǎng)

在無線電、電子行業(yè),真的無法避開下面這三個(gè)兄弟:

SI---Signal Integrity 信號完整性

PI---Power Integrity 電源完整性

EMC---electromagnetic compatibility 電磁兼容

電磁輻射=傳導(dǎo)干擾(conduction)+輻射干擾(emission)

什么是SI、PI、EMC分析?就是這些參數(shù)的特征指標(biāo)分析,具體深入請看下面三篇文章:

1、SI分析的業(yè)務(wù)內(nèi)容是:PCB的SI分析業(yè)務(wù)內(nèi)容介紹要解決的問題是:信號經(jīng)過傳輸后是否失真了?

2、PI的詳細(xì)內(nèi)容是:電源完整性(PI仿真分析)內(nèi)容介紹要解決的問題是:電源經(jīng)過復(fù)雜電路干擾后,是否失真了?電壓波動性是否在合理范圍

3、EMC的業(yè)務(wù)內(nèi)容是:電磁兼容性(EMC)仿真內(nèi)容介紹要解決的是:自己正常工作的情況下,會否對別人產(chǎn)生干擾?是指設(shè)備或系統(tǒng)在其電磁環(huán)境中符合要求運(yùn)行并不對其環(huán)境中的任何設(shè)備產(chǎn)生無法忍受的電磁干擾的能力.

SI: 由傅立葉變換可看出信號上升越快, 高次諧波的幅度越大, MAXWELL方程組看知,這些交流高次諧波會在臨近的線上產(chǎn)生交變電流.甚至通過空間寄生電容直接輻射到另外的導(dǎo)體,所以這些高次諧波就是造成輻射干擾(emission)的主要因素; (說的簡單點(diǎn)就是信號上升越快信號越完整信號品質(zhì)越好但是對于emi不好.

PI: PCB上存在數(shù)字\模擬區(qū)域, 高頻\低頻區(qū)域等不同的區(qū)域和平面, 如果分割不當(dāng)則很容易相互干擾, 即傳導(dǎo)干擾(conduction).

在PCB設(shè)計(jì)中策的工作如何合理設(shè)計(jì)電流的分配,尤其是地電層中電流的分配設(shè)計(jì)十分困難,而總電流在PCB板中的分配如果不均勻會直接明顯地影響PCB板的不穩(wěn)定工作。

另外還有一些常見的如上沖下沖振鈴(振蕩)時(shí)延阻抗匹配毛刺等等有關(guān)信號的奇變問題但這些問題和上述問題是不可分割的。它們之間是因果關(guān)系。

總的來說設(shè)計(jì)好一個(gè)高質(zhì)量的高速PCB板應(yīng)該從信號完整性(SI---Signal Integrity)和電源完整性(PI---Power Integrity )兩個(gè)方面來考慮。

盡管比較直接的結(jié)果是從信號完整性上表現(xiàn)出來的但究其成因我們絕不能忽略了電源完整性的設(shè)計(jì)。因?yàn)殡娫赐暾灾苯佑绊懽罱KPCB板的信號完整性。有一個(gè)十分大的誤區(qū)存在于PCB工程師中間尤其是那些曾經(jīng)使用傳統(tǒng)EDA工具來進(jìn)行高速PCB設(shè)計(jì)的工程師。有很多工程師曾經(jīng)問過我們:“為什么用EDA具的SI信號完整性工具分析出來的結(jié)果和我們用儀器實(shí)際測試的結(jié)果不一致而且往往是分析的結(jié)果比較理想”其實(shí)這個(gè)問題很簡單。引起這個(gè)問題的原因是:一方面是EDA廠商的技術(shù)人員沒有解釋清楚:另一方面是PCB設(shè)計(jì)人員的對仿真結(jié)果的理解問題。

我們知道目前中國市場上使用比較多的EDA工具主要是SI:信號完整性分析工具SI 是在不考慮電源的影響下基于布線和器件模型而進(jìn)行的分析而且大多數(shù)連模擬器件也不考慮:假定是理想的可想而知這樣的分析結(jié)果和實(shí)際結(jié)果肯定是有誤差的。因?yàn)榇蠖鄶?shù)情況下 PCB板中電源完整性的影響比SI更加嚴(yán)重。目前雖然有些EDA廠商也已經(jīng)部分的提供PI:電源完整性的分析功能但由于它們的分析功能和SI:信號完整性完全分開進(jìn)行用戶依然沒有辦法看到和實(shí)際測試結(jié)果接近的分析報(bào)告。PI 和 SI 是密切關(guān)聯(lián)的。而且很多情況下影響信號奇變的主要原因是電源系統(tǒng)。例如去耦電容沒有設(shè)計(jì)好地層設(shè)計(jì)不合理回路影響很嚴(yán)重電流分配不均勻地彈噪聲太大等等。

作為PCB設(shè)計(jì)工程師其實(shí)很希望看到接近于實(shí)際結(jié)果的分析報(bào)告那樣就便于校正和排除故障做到真正意義上的仿真設(shè)計(jì)的效果。SPI 工具的出現(xiàn)使得上述的討論變?yōu)榭赡?。SPI的英文縮寫是Signal-Power Integrity, 顧名思義它是將SI 信號完整性和PI 電源完整性集成于一體的分析工具。使得 SI 和PI 從此不再孤立進(jìn)行。

APSIM-SPI 是行業(yè)中第一家也是唯一一家將信號完整性和電源完整性結(jié)合于一起的產(chǎn)品。有了SPI工具PCB工程師可以從此比較真實(shí)的從仿真波形中觀察到和用儀器實(shí)際測試十分接近的波形。也就是說從此理論設(shè)計(jì)和實(shí)際測試就有可比性了。以往的SI功能是在假設(shè)電源層等是理想狀態(tài)下的孤立的分析。雖然有很大的輔助作用但沒有整體效果用戶也很難簡單地根據(jù)SI分析結(jié)果來排除錯誤。作一個(gè)假設(shè)如果一塊PCB板由于它的VCC和GROUND線布得很細(xì)此時(shí)電路自然不工作。用示波器等儀表也很容易發(fā)現(xiàn)信號發(fā)生奇變很嚴(yán)重。但這種很容易想象的設(shè)計(jì)如果用一般的SI分析工具就無法仿真出信號的奇變情況。這時(shí)的情況是盡管仿真結(jié)果的波形很完整沒有奇變但實(shí)際是已經(jīng)奇變到了不工作的地步。

所以有工程師曾經(jīng)質(zhì)問:“為什么當(dāng)我們將PCB板中電源線和地線布得無論多么多么窄 SI仿真中的信號波形都沒有變化” 原因就是SI仿真中沒有考慮你的PI 也就是說沒有考慮你的電源線和地線。而要解決這個(gè)問題唯一的辦法就是采用SPI工具。SPI 在進(jìn)行SI信號完整性分析是充分考慮地電層包括信號層中的地電線以及大面積地信號填充等。而這些地電層的不穩(wěn)定信號或干擾將完全的疊加到SI的仿真結(jié)果中去。這樣才能仿真真正的實(shí)際工作效果當(dāng)然其最終結(jié)果也就接近了實(shí)際測試結(jié)果。便于工程師直觀考慮和校正。

APSIM:SPI 為了實(shí)現(xiàn)SI 和PI 的有機(jī)結(jié)合無論從內(nèi)部模型、計(jì)算方法、用戶界面、分析功能以及仿真機(jī)理等都作了重大調(diào)整。目的是使用戶使用依然方便的前提下保證SPI功能的完美性。比如在RLGC建模和分布參數(shù)提取時(shí)SPI 的RLGC參數(shù)提取就要比以前單純的SI 參數(shù)提取要復(fù)雜的多。因?yàn)樵赟PI 中要必須充分的考慮地電層的寄生參數(shù)以及地電層和信號線之間的連接關(guān)系。

APSIM:SPI 在進(jìn)行信號奇變分析時(shí)將充分考慮地電層的影響。因?yàn)镾PI 在建模時(shí)將地電層的寄生參數(shù)模型和信號布線的參數(shù)模型以及器件IBIS或SPICE模型一起綜合考慮。因此無論你設(shè)計(jì)中的去耦電容、濾波電容、端子電阻等模擬部件還是電路在工作產(chǎn)生的SSO開關(guān)噪聲、地彈噪聲等等都將一起反應(yīng)在最終的仿真結(jié)果波形上。

利用APSIM公司的SPI工具PCB工程師在設(shè)計(jì)PCB板時(shí)就可以直觀地觀察信號的奇變情況并進(jìn)行及時(shí)的調(diào)整。如當(dāng)發(fā)現(xiàn)自己的地線布得不夠?qū)挄r(shí)信號會有噪聲甚至變形這時(shí)你就可以調(diào)整地線寬度直到滿意為至。而以往地線終究應(yīng)該布多寬工程師們只有憑經(jīng)驗(yàn)去調(diào)試沒有任何工具可以輔助它們進(jìn)行設(shè)計(jì)指導(dǎo)。而如果地線布得不好則引起PCB板不工作的概率將十分大。但如今的PCB板如此之復(fù)雜不僅僅是地線寬度的問題還應(yīng)該包括地平面填充、多層地平面設(shè)計(jì)、尤其是地平面的分割技術(shù)處理等等對不同的頻率要用不同的處理方法。如果光憑有限的經(jīng)驗(yàn)肯定是不能滿足設(shè)計(jì)要求的。現(xiàn)在借助于APSIM:SPI PCB工程師就可以很方便地知道他的地平面、地線系統(tǒng)設(shè)計(jì)是否合理及有效。例如:當(dāng)設(shè)計(jì)多層板時(shí)很多工程師在要考慮每一層如何安排時(shí)經(jīng)常不知是先放信號層還是先放地層是信號層和地層交替放還是集中放現(xiàn)在工程師可以根據(jù)SPI的仿真結(jié)果清楚地得到是哪一種方法效果最好。

再如:當(dāng)在地線層上有多個(gè)電源時(shí)如3.3V的地,、2.5V的地、5V的地等如何進(jìn)行分割處理以往工程師只能憑有限的經(jīng)驗(yàn)而且也只能從邊界劃分去簡單考慮合理性。如果這方面設(shè)計(jì)不合理其后果是可想而知的相信工程師們是有很深的體會的。但由于地層往往在PCB 板的中間層因?yàn)槲锢砩细窘佑|不到調(diào)試是就很難進(jìn)行修改。而事實(shí)上在進(jìn)行多電源地層設(shè)計(jì)時(shí)不光要考慮各個(gè)地域之間的邊界問題還要考慮濾波問題、共地問題等等。有了SPI工具工程師就可以很方便的進(jìn)行多電源地域分割的合理設(shè)計(jì)了。如果不合理那么仿真時(shí)信號就會變形這在以前是根本做不到的。在處理地彈噪聲和SSO開關(guān)噪聲時(shí)大家知道這方面噪聲的嚴(yán)重性:在EDA中這方面的噪聲歸納于PI電源完整性分析范圍尤其是高速PCB 經(jīng)常遇到工作狀態(tài)不穩(wěn)定其實(shí)很可能是由于開關(guān)噪聲或者是地彈噪聲所引起的。

工程師們也一定知道一些簡單的處理辦法。但從定量的角度考慮時(shí)就很復(fù)雜了。

例如:一種簡單的消除SSO開關(guān)噪聲的有效方法是在電源和地之間加濾波電容常用的方法是加一些不同質(zhì)量和類型的電解電容工程師一定很容易定量確定這些電容的最大電壓:只要根據(jù)PCB 板的工作電壓就可以進(jìn)行計(jì)算但如何定量確定這些電容的容量:電容值往往是只有憑經(jīng)驗(yàn)了或者是參考其它電路的設(shè)計(jì)。因?yàn)橐?理論去計(jì)算將是十分困難的。尤其是現(xiàn)在的PCB 板電路如此復(fù)雜就更加不容易*手工計(jì)算了。電容的放置位置也是不容易確定的因素之一。但這些電解電容的放置位置和它所起的濾波效果將密切相關(guān)。:常見的方法是放置在PCB板的電源入口處。

現(xiàn)在利用APSIM:SPI工具工程師就可以很方便地來設(shè)計(jì)和驗(yàn)證這些濾波電容的效果了。并且有效的確定這些電容的放置位置和它們的電容值。多余的電容堅(jiān)決不要應(yīng)該有的電容一定不能少

:APSIM:SPI還有很多有關(guān)信號奇變和仿真設(shè)計(jì)方面的特點(diǎn)。我們相信現(xiàn)在的高速PCB板設(shè)計(jì)必須采用先進(jìn)的輔助手段來進(jìn)行SPI 結(jié)合了多年來的設(shè)計(jì)經(jīng)驗(yàn)集合了先進(jìn)的SI和PI分析技術(shù)直接真實(shí)地仿真PCB板的具體工作狀態(tài)更加接近于實(shí)際測試結(jié)果。SPI提供了全新的調(diào)試平臺使得多年來一直憑經(jīng)驗(yàn)設(shè)計(jì)的方法過渡到仿真環(huán)境中。大大的提高了高速PCB的一次設(shè)計(jì)成功率。SPI 在業(yè)界已經(jīng)逐步成為高速PCB 設(shè)計(jì)工程師最受歡迎最必須的設(shè)計(jì)分析工具。SPI 和業(yè)界其它PCB設(shè)計(jì)工具密切配合使用。如Mentor Graphics, Cadence, PADS, Protel等。

開放分享：優(yōu)質(zhì)有限元技術(shù)文章,助你自學(xué)成才